本发明属于微电子学领域，特别是涉及一种多值相变存储器单元、逻辑电路及运算方法。
背景技术：
在传统冯诺依曼架构计算机系统中，存储器与处理器是分离的，二者通过总线交互。随着技术的不断发展进步，存储器的信息存取速度和处理器的信息处理速度都不断提高，而连接两者的总线数据传输速率却非常有限，这限制了整个计算机系统性能的提高。要突破所谓的“冯诺依曼瓶颈”，实现计算与存储的一体化被认为是一个有效的途径。
传统的相变存储器相较于其他存储器件，具有很多优异的性能。其工作原理是利用相变材料在晶态和非晶态时巨大的阻值差异来实现数据存储。要利用相变存储器实现计算存储一体化，具有吸引力的方式是利用其高低阻态间较大的阻值窗口实现多值存储。要实现相变存储单元高低阻态间阻值调制，可以通过脉冲调制来实现。这其中既可通过改变脉冲序列中脉冲参数(如脉冲幅值、宽度、下降沿)，也可以通过改变脉冲之间的间隔来调制。这些方式需要改变某些影响因素来实现阻值的调控，操作上较为复杂。通过脉冲间隔来调制虽然不需要改变单个脉冲的参数，但实质上是基于多个脉冲的热累积效应，也是脉冲调制。因为对脉冲间隔有依赖，而实际应用中，脉冲输入的间隔无法调控，因而这种方法也无法用于实现对相同脉冲的累加计数。不考虑序列脉冲之间的间隔，只通过对单元施加相同脉冲的序列，通过脉冲的个数实现阻值调控的想法被证明不可行。因为相变材料非晶态和晶态时的热导率接近，在对全晶态相变材料施加部分非晶化的reset脉冲序列时，前一个脉冲和后一个脉冲在相变材料内所产生的熔融区域大小基本是一致的，因而相变存储器的阻值不会随施加的reset脉冲个数线性变化，即对相同脉冲的序列没有叠加性。
要实现相变存储器对脉冲的叠加计数，可实现的途径是一个相变层对一个脉冲进行计数，在一个相变存储器内集成多个相变层即可对多个脉冲计数。现有的技术也有在一个器件内集成多个相变层的做法，但对多个相变层阻值的调控仍是通过改变脉冲参数来实现的，并不能用于实现相同脉冲的累加计数。
技术实现要素：
针对现有技术的以上缺陷或改进需求，本发明提供了一种多值相变存储器单元、装置、系统及操作方法，其目的在于通过两个相变层分别对两个脉冲输入进行计数，使得一个单元可以存储两个脉冲信号数据，进而实现二值的计算存储。更进一步地，以此器件为基础构成阵列系统，依据所配合的操作方法，可实现多值的计算存储一体化。
为实现上述目的，按照本发明，提供一种相变存储器单元，其特征在于：包括第一电极、第一相变层、中间电极、第二相变层、第二电极；
第一电极与第二电极分别用于接收读或写脉冲信号；
所述中间电极通过可控开关元件接一固定参考电压。
进一步地，当所述可控开关元件接通的情况下，实现相变存储器单元中的两个相变层的独立读写，当所述可控开关断开的情况下，通过所述第一电极和第二电极实现所述相变存储器单元的读操作。
进一步地，多个所述相变存储单元的每个第一电极与第一电极之间和每个第二电极与第二电极之间设置有可控开关元件，形成多进制位单元。
进一步地，当前所述相变存储单元的第一电极与级联一端所述相变存储单元的第一电极之间、当前所述相变存储单元的第二电极与级联另一端所述相变存储单元的第二电极之间设置有可控开关元件，形成多进制位单元。
进一步地，当前所述相变存储单元的第一电极与级联一端所述相变存储单元的第一电极共用、当前所述相变存储单元的第二电极与级联另一端所述相变存储单元的第二电极共用，形成多进制位单元。
进一步地，本发明还提出了基于相变存储器单元的多进制运算方法，其特征在于，读取多个所述相变存储单元的逻辑数据执行逻辑运算，实现多进制运算。
本发明还提出了一种相变存储器单元的逻辑电路，其特征在于，包括有读和写电路、选通电路、比较器电路及控制器，所述读和写电路用于读取或写入所述相变存储器单元的阻值并发送与所述比较器，所述比较器用于将读取的阻值与预先设定的参考阻值进行比较，所述控制器对读和写电路、选通电路、比较器电路及控制器执行控制。
本发明还提出了一种相变存储器单元的逻辑电路，其特征在于，所述运算电路包括多个与所述相变存储单元电连接的读写电路、选通电路及比较器电路，所述控制器包括多个控制段，所述控制器对读和写电路、选通电路、比较器电路及控制器执行控制；另外所述控制器还对中间电极可控开关元件及级联可控开关元件实现控制，并且通过控制端分别与级联的其它多进制位单元电路中的控制器电通信从而实现多进制运算的进位与借位控制操作。
本发明还提出了一种基于多值相变存储器单元实现多进制运算的方法，其特征在于，该方法包括如下步骤：
控制相变存储器单元之间的所述可控开关元件，组合成多进制位单元实现多进制运算；
对所述相变存储器单元的每个相变层完成独立的写操作；
对所述相变存储器单元的中间电极可控开关元件执行操作，读取所述多进制位单元的阻值，依据预先设定的逻辑运算策略输出运算结果。
进一步地，上述运算方法还包括：
当前多进制位单元在参与运算时，若当前单元已写满，则需要向下一级多进制位单元的每个相变层进行进位或借位的读和写操作。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，具有以下有益效果：
(1)按照本发明实现的多值相变存储器基础结构单元，能够实现三态存储，并实现脉冲累加；
(2)按照本发明实现的多值相变存储器基础结构单元，可以用简洁的电路实现基本的与或非逻辑运算；
(3)按照本发明实现的多值相变存储器基础结构单元，可以在控制、工艺上实现多进制存储和运算，进一步提高存储密度；
(4)按照本发明实现的多值相变存储器基础结构单元，主要结构形式为层设置的结构形式，在工艺上兼容性较强。
附图说明
图1为按照本发明实现的多值相变存储器基础结构单元的结构示意图；
图2为按照本发明实现的基础结构单元实现数值运算的控制电路的示意性框图；
图3为按照本发明实现的多值相变存储器基础结构单元级联形成多进制位单元的实施方式之一示意图；
图4为按照本发明实现的多值相变存储器基础结构单元级联形成多进制位单元的实施方式之二示意图；
图5为按照本发明实现的多值相变存储器基础结构单元级联形成多进制位单元的实施方式之三示意图；
图6为按照本发明实现的多进制位单元实现数值运算的控制电路的示意性框图。
在所有附图中，相同的附图标记用来表示相同的元件或结构，其中：
1、第一电极，2、第一绝缘层，3、第一相变层，4、中间电极，5、第二相变层，6、第二电极，7、衬底。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
相变存储器目前主要用于信息存储，虽然已有技术可实现相变存储器非晶化率的线性调制，但实现的手段实质上都是改变脉冲参数。若要将相变存储器用于计算，以推进计算存储一体化，就需要解决相变存储器对脉冲的叠加性问题。现有文献中有通过改变传统t型相变存储器加热电极尺寸实现脉冲可叠加的报道，但其工艺要求极高，对利用现有相变存储器工艺实现可叠加性意义不大。
按照本发明提供的一种相变存储器基础单元结构，该结构依次包括第一电极、第一相变层、中间电极、第二相变层、第二电极；第一电极与第二电极分别用于接收读或写脉冲信号；中间电极通过可控开关接地；图1为基础单元结构的示意图，1为第一电极，2为绝缘层，3为第一相变层，4为中间电极，5为第二相变层，6为第二电极，7为衬底。其中，第一电极、第二电极和中间电极都是tiw构成，绝缘层均为sio2材料，第一相变层和第二相变层材料为gst材料，衬底为si材料，其中绝缘层为电极设置的常规结构，在本发明的其它实施方式中，其中第一相变层3和中间电极4之间也可能设置有绝缘层，以及第二相变层5和中间电极4之间也设置有绝缘层。
其中可控开关通过控制器来实现控制，当该结构接收外部脉冲信号存储数据时即进行写操作时，中间电极作为共用电极接地,第一电极用于接收第一脉冲信号，第一脉冲信号数据存储在第一相变层，第二电极用于接收第二脉冲信号，第二脉冲信号数据存储在第二相变层；读取所述靠背式相变存储器阻值时即进行读操作时，中间电极断开接地，在第一电极和第二电极间施加读脉冲，读取所述靠背式相变存储器阻值，当然，通过可控开关的设置，在此基础单元结构内实现了两种方式的读操作，即可以将第一相变层和第二相变层作为整体的结构来读取阻值，也可以通过可控开关的闭合操作，分别读取第一相变层及第二相变层的阻值。
如图2中所示，给出了一种上述基础单元结构的控制电路结构示意图，其中，控制器对读写电路、可控开关元件的接地断开接通实现控制，并通过选通电路对基础单元结构中的两个独立的相变层结构都可实现可选通的独立选择控制。
在本发明的其中一种具体的实施方式中，在第一电极输入逻辑0或逻辑1，将第一相变层写至高阻态或低阻态；在第二电极输入逻辑0或逻辑1，将第二相变层写至高阻态或低阻态来实现对两个脉冲输入的分别记录；通过记录两个脉冲信号数据，该基础单元结构可实现多个阻态变化，存储两位逻辑数据。
具体来说，中间电极通过可控开关元件的控制接地时，在第一电极和第二电极分别接入输入脉冲，以将相变材料非晶化的reset脉冲代表输入逻辑“0”，以将相变材料晶化的set脉冲代表输入逻辑“1”。分别记录输入数据后，中间电极断开接地(当然，在另外一种实施方式中，可以控制可控开关接地，由此可以实现第一相变层和第二相变层的独立的读出操作，并不以第一电极和第二电极形成读出回路来实施读出)，以第一电极和第二电极为两端输入读脉冲，读取器件阻值，与预先设置的参考阻值比较，得到运算结果。以参考阻值设置(rmax+rmin)/2为例，其中rmax、rmin为器件最大阻值和最小阻值。当进行逻辑与运算时，若基础单元结构阻值大于或等于参考阻值时，输出运算结果为0；若基础单元结构阻值小于参考阻值时，输出运算结果为1。以输入为0与0为例，第一电极和第二电极均输入reset脉冲，基础单元结构阻值大于参考阻值，输出为0，即0与0等于0；输入为1与0或0与1时，靠背式相变存储器单元阻值等于参考阻值，输出为0，即1与0或0与1等于0。输入为1与1时，靠背式相变存储器阻值小于参考阻值，输出为1，即1与1等于1。
类似地，进行或运算时，若基础单元结构阻值大于参考阻值，输出运算结果为0；基础单元结构阻值等于或小于参考阻值时，输出运算结果为1。进行非运算时，预先对第二电极施加reset脉冲，在第一电极输入0或1，若基础单元结构等于参考阻值，输出运算结果为0；若基础单元结构阻值大于参考阻值，输出运算结果为1。进行异或运算时，当输入信号后基础单元结构阻值大于或小于参考阻值时，输出为0；当基础单元结构阻值等于参考阻值时，输出为1。进行与非运算时，基础单元结构阻值等于或大于参考阻值，输出为1；基础单元结构阻值小于参考阻值，输出为0。进行或非运算时，当基础单元结构阻值大于参考阻值时，输出为1；当基础单元结构阻值等于或小于参考阻值时，输出为0。
按照一种具体的实施方式来说，可依据读电路读出的数据进行后续的运算电路，从而输出相应状态的数据，实现存储单元的读数据操作，在此不赘述。按照上述的基础单元结构进行制作的工艺来说，相对也较为简单，主要体现为层结构形式，能与现在成熟的制作工艺兼容，并实现多值输出。
按照本发明实现的相变存储器基础结构单元，能够进行两个以上的集成操作，使得在多值存储的基础上能够实现更为多进制的存储。如图3中所示，是将5个如图1中所示的基础结构单元进行了集成，形成一个多进制位单元结构，当然，并不严格限定为5个基础结构单元的级联，可以为2个以上的级联，由此实现灵活的多进制的存储，例如，如果是2个基础结构单元的级联，则在运算上可以输出为4进制运算。
具体来说，将上述基础单元结构级联为多进制位单元的方式主要包括如下实施方式：
实施方式之一为每个基础结构单元之间设置有可控开关，由此可实现多个相变存储器单元的组合，由此实现多进制运算，由此，通过控制器来进行上述可控开关元件的开断，由此可以选择级联的基础单元结构的个数，由此实现多进制的选择，包括如上述实施方式中的5进制存储。
如图3中所示，是对5个基础结构单元的电极之间进行了可控开关的设置，使得在控制之下可以选择级联的开断，从而实现读出时的级联状态电阻值的读出，实现十进制的状态输出。当然，上述的级联方式主要是串联的选择，作为另外一种实施方式如图4中所示，可以在第一电极和第二电极之间均设置可控开关，从而实现串联、并联形式的多进制状态电阻值输出。
实施方式之二为，将上述基础单元结构中的两个相变层的存储逻辑数值进行存储，通过设置新增的逻辑运算电路，进行读操作之后的数据输出逻辑运算，以此方式实现多进制的运算。
实施方式之三为，如图5中所示，采用基础结构单元之间间隔共用第一电极，共用第二电极，按照此种方式，在工艺的层沉积实施上较为方便，简化了控制的基础上在结构上固化了多进制的读取操作，使得多进制失去了控制调整的可能性，图中示出了采用5个基础单元结构的级联设置来实现多进制运算的方法，通过间隔共用上下电极的方式，如果是选择2个基础结构单元共用电极也可，采用依次间隔设置的方式。
其中，作为上述多进制的逻辑电路设置上，与图2中所示的基础结构单元的电路结构相比，主要是增加了基础结构单元之间的级联的选通控制，以及若是设置可控开关的情况下，需要对可控开关进行进一步的控制以实现级联输出。
在本发明的其中一种具体的实施方式中，将5个上述的基础单元结构设置为一组由此实现多进制位单元，由此方式可实现十进制方式的信息读写，其中，实现十进制信息读写的方式如下：
写入数据前，预先对所述单元中5个靠背式相变存储器的第一电极、第二电极分别输入reset脉冲代表写“0”，写入数据时，依次向多进制位单元的每个基础单元结构的第一电极、第二电极写入脉冲；读取数据时，可有两种读取数据的方式：第一种方式是向每个相变层结构独立读取阻值实现加运算，第二种方式是读电路向5个串联的靠背式相变存储器施加读脉冲，读取其串联阻值。
另外一方面，本发明还相应提供了上述多进制位单元的逻辑运算电路结构，如图6中所示，在上述结构中，仅仅示出了通过可控开关元件对两个基础结构单元之间的级联进行示例，其中，作为对称的写电路、读电路、可控开关元件接地，在第二个图例示出的图形中未展示，其中，作为多进制位单元的控制器a对级联之间的可控开关元件进行控制，并且通过第一反馈控制端和第二反馈控制端分别与另外的多进制位单元电路中的控制器b和控制c实现电通信从而可以实现多进制运算情况下的进位与借位操作。
上述逻辑运算电路结构实现多进制逻辑运算的方法主要包括如下步骤，包括：
step1：控制基础结构单元之间的级联可控开关元件的闭合，组合基础结构单元选择实现多进制存储；
step2：闭合中间电极与地之间可控开关元件，此时每个基础结构单元的每个相变层结构可以完成独立的写操作，依次对每个基础结构单元第一电极、第二电极输入reset脉冲或set脉冲代表输入逻辑“0”或“1”；
step3:断开中间电极与地之间可控开关元件，由读电路读取多进制位单元的阻值，与预先设定阻值进行比较，由预先设定的逻辑运算的比较策略输出运算结果；
step4：当前多进制位单元在参与运算时，当前单元已写满，则需要向下一级多进制位单元进行进位写操作，并且基础结构单元中的相变存储层要进行相应的进位后的写操作，当前多进制位单元在参与运算时，当前单元已为值“0”，需要进行减法运算时，同样需要进行相应的借位写操作，并且当前对应的基础结构单元中的相变存储层要进行借位后的写操作。
另外一方面，本发明还提供了一种基于上述基础单元结构级联实现多进制运算方法所对应的控制方法，主要用于控制由上述基础单元结构级联而成的多进制位单元；
在本发明的其中一种实施方式中，上述多进制位单元中包括5个基础单元结构和控制单元，控制单元包含读电路、比较器和控制器；
写入数据前，预先对5个基础单元结构中的第一电极、第二电极分别输入reset脉冲代表写“0”；写入数据时，依次向5个基础单元结构的第一电极、第二电极写入脉冲；读取数据时，读电路向5个串联的基础单元结构的每个相变层施加读脉冲，读取其每个相变层的电阻值，或者直接读取串联的电阻值；
作为多进制的进位或借位的控制，当前多进制位单元的控制器a包含多个控制信号输出端；第一控制信号输出端，主要用于控制多进制位单元的级联连接控制；第二控制信号输出端至第五控制信号输出端，主要用于控制多进制位单元内部的读、写电路，及中间电极可控开关元件，及多进制位单元内部的选通电路实现相变层的独立读写操作；
多进制位单元的控制器a还包括有第一反馈控制端与另一多进制位单元的控制器电连接；第二反馈控制端与另一多进制位单元的控制器电连接，分别输出进位和借位信号。
作为本发明中的一种具体的实施方式，图中的多个基础结构单元使用一个控制器的架构方式，但是在实施方式中，并不严格限定上述方式，每个基础结构单元可配备一个控制器，或者是总体的多进制位单元集成之后的部件设置一个总的控制器。
本发明还提供了一种基于上述电路及控制方法实现加法数值运算的方法，包括下述步骤：
(1)以set脉冲代表输入逻辑“1”，向第一个多进制位单元的各基础结构单元的相变层依次输入逻辑“1”共x个；
(2)依次向剩余的相变层结构单元输入y个逻辑“1”，输入每个逻辑“1”后读取阻值，若位单元阻值达到最小值，则通过控制器的第一反馈控制端向下一位单元输出进位信号，并通过控制器控制当前位单元阻值满值的信号；
(3)获得x+y的数值运算结果。
本发明还提供了一种基于上述电路及控制方法实现减法数值运算的方法，包括下述步骤：
(1)以set脉冲代表输入逻辑“1”，向第一个位单元的各所述靠背式相变存储器依次输入逻辑“1”共x个；
(2)以reset脉冲代表输入逻辑“0”，向(1)中各记录逻辑“1”的所述靠背式相变存储器依次输入逻辑“0”，输入每个逻辑“0”后读取所述位单元的阻值，若位单元阻值达到最大值，则通过控制器的第一反馈控制端向下一位单元输出借位信号，并通过控制器控制当前位单元阻值最小值的信号；
(3)获取x-y的数值运算结果。
通过本发明所构思的以上技术方案，与现有技术相比，由于单个器件可以分别独立存储两个脉冲输入数据，相当于实现了两个脉冲的累加，更进一步地，以此靠背式相变存储器为基础扩展成阵列，即可实现对更多个脉冲的累加，变相地实现相变存储器对脉冲的累加性。为实现二值或多值的计算存储一体化提供一种可行的途径，同时为提高cpu运行速度产生有益效果。
本发明提供了一种相变存储基础单元结构，其目的在于在一个相变存储器件内置入两个相变层，并分别对相变层独立操作，使一个器件能够存储两个脉冲输入的数据，实现三态二值存储，变相地实现了脉冲的可叠加性。单个器件可实现二值的计算存储，以此扩展，即可实现多值的计算存储一体化数值运算。
十进制实施例
本实施方式优选十进制的实现方式对按照本发明实现的多进制位单元的加法和减法运算进行进一步的说明，十进制相较于现在使用的二进制的优势在于数值表示简单，位数更少，存储上数据存储所需单元更少，存储密度大大提升。
一个位单元代表一位，由基本的位单元可扩展成多位数据计算存储结构。本实施例中一个多进制位单元包含5个靠背式相变存储器，这样总共就有10个相变层，每个相变层记录一个脉冲输入，一个位单元即可记录10个脉冲输入的数据。每个靠背式相变存储器的第一电极、第二电极作为输入电极，在进行数值运算前，对位单元内各输入电极输入reset脉冲将对应相变层材料写0。
进行加法运算时，以5+6为例。先依次向输入电极输入set脉冲代表输入逻辑1，共计5个脉冲，这样就有5个相变层被写为晶态。然后依次向剩下的输入电极输入set脉冲，每输入一个脉冲后读取一次位单元阻值，当位单元阻值最低时，向下一位单元输入进位信号使下一位单元数值加1，并向当前位单元输入清零信号将各相变层写为高阻的非晶态，然后再依次在当前位单元输入剩余的set脉冲。这样，最终当前个位单元记录1个set脉冲，下一位十位单元记录一个set脉冲，得到运算结果为11。
进行减法运算时，以12-4为例。输入被减数12时，向个位单元输入两个set脉冲，向十位单元输入一个set脉冲。然后依次对个位单元输入reset脉冲，同时在输入每个reset脉冲后读取个位单元阻值，当个位单元阻值达到最高值时，向下一位单元即十位单元输入借位信号使十位单元数值减1，并、向当前个位单元输入满值信号将各相变层写为低阻的晶态，然后再依次在当前个位单元输入剩余的reset脉冲。这样，最终当前个位单元内2个相变层记录reset脉冲为高阻态，剩余8个相变层为低阻态，得到运算结果为8。
其中，值得注意的是，在本发明中的基础结构单元中的两个相变层为独立的结构，并不严格限定为两个相变层的材料是必须相同的。
在实施方式中限定中间电极可控开关是接地的其中一种实施方式，实际上，可控开关的设置可以并不严格限定为接地，为一固定参考电压，使得在读和写操作的时候能够形成写回路即可。
另外，上述实施方式中的计算逻辑0或者是计算逻辑1，或者是电阻阻值的高或者是低，也并不严格限定为上述实施方式中所举出的例子，可以依据读写脉冲的逻辑以及后续运算电路的逻辑来进行相应的逻辑运算调整。其中参考阻值的设置也可以依据具体的情况来进行调整，并不严格限定为最大值和最小值的平均值。
按照本发明实现的基础单元结构，在工艺的实施上也较为可行，可控开关在实现形式上主要为电路上的控制开关设置方式，以此方式实现可控阵列式的开关。
具体来说，所述读电路用于读取所述靠背式相变存储器的阻值，所述比较器用于将所述靠背式相变存储器的阻值与预先设置的参考阻值进行比较从而输出逻辑的数值，按照本发明的实施方式中所使用的读写电路、比较器为现有技术中的常见读写电路，在此不再对具体的电路结构进行详细的限定。
其中，在串联式的阻值读取过程中，两个相变层的电阻值还包括了中间电极的电阻值，在进行串联式的读出阻值的时候，需要考虑中间电极的电阻值。
在加减法的控制时序中，通常意味着多个多进制位单元之间的运算的对多个相变层的选通及set\reset的并行操作，依据控制器的计算设定进行相应设置。
本发明的单元结构在工艺实施上并不拘于所给出的结构示意图，其中电极结构形式均可相应变化，中间电极可设置为部分贯通或侧边电极，亦以实现本发明单元结构的功能。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
技术特征：
1.一种相变存储器单元，其特征在于：包括第一电极、第一相变层、中间电极、第二相变层、第二电极；
第一电极与第二电极分别用于接收读或写脉冲信号；
所述中间电极通过可控开关元件接一固定参考电压。
2.如权利要求1所述的相变存储器单元，其特征在于，当所述可控开关元件接通的情况下，实现相变存储器单元中的两个相变层的独立读写，当所述可控开关断开的情况下，通过所述第一电极和第二电极实现所述相变存储器单元的读操作。
3.一种如权利要求1或2中所述的相变存储器单元组成的多进制位单元，其特征在于，多个所述相变存储单元的每个第一电极与第一电极之间和每个第二电极与第二电极之间设置有可控开关元件，形成多进制位单元。
4.一种如权利要求1或2中所述的相变存储器单元组成的多进制位单元，其特征在于，当前所述相变存储单元的第一电极与级联一端所述相变存储单元的第一电极之间、当前所述相变存储单元的第二电极与级联另一端所述相变存储单元的第二电极之间设置有可控开关元件，形成多进制位单元。
5.一种如权利要求1或2中所述的相变存储器单元组成的多进制位单元，其特征在于，当前所述相变存储单元的第一电极与级联一端所述相变存储单元的第一电极共用、当前所述相变存储单元的第二电极与级联另一端所述相变存储单元的第二电极共用，形成多进制位单元。
6.一种基于权利要求1或2中所述的相变存储器单元的多进制运算方法，其特征在于，读取多个所述相变存储单元的逻辑数据执行逻辑运算，实现多进制运算。
7.一种如权利要求1或2中所述的相变存储器单元的逻辑电路，其特征在于，包括有读和写电路、选通电路、比较器电路及控制器，所述读和写电路用于读取或写入所述相变存储器单元的阻值并发送与所述比较器，所述比较器用于将读取的阻值与预先设定的参考阻值进行比较，所述控制器对读和写电路、选通电路、比较器电路及控制器执行控制。
8.一种如权利要求3-5中所述的相变存储器单元的逻辑电路，其特征在于，所述运算电路包括多个与所述相变存储单元电连接的读写电路、选通电路及比较器电路，所述控制器包括多个控制段，所述控制器对读和写电路、选通电路、比较器电路及控制器执行控制；另外所述控制器还对中间电极可控开关元件及级联可控开关元件实现控制，并且通过控制端分别与级联的其它多进制位单元电路中的控制器电通信从而实现多进制运算的进位与借位控制操作。
9.一种基于如权利要求1-4中的相变存储器单元实现多进制运算的方法，其特征在于，该方法包括如下步骤：
控制相变存储器单元之间的所述可控开关元件，组合成多进制位单元实现多进制运算；
对所述相变存储器单元的每个相变层完成独立的写操作；
对所述相变存储器单元的中间电极可控开关元件执行操作，读取所述多进制位单元的阻值，依据预先设定的逻辑运算策略输出运算结果。
10.如权利要求9中所述的多进制运算的方法，其特征在于，上述运算方法还包括：
当前多进制位单元在参与运算时，若当前单元已写满，则需要向下一级多进制位单元的每个相变层进行进位或借位的读和写操作。
技术总结
本发明公开了一种相变存储器单元，包括第一电极、第一相变层、中间电极、第二相变层、第二电极；第一电极与第二电极分别用于接收读或写脉冲信号；中间电极通过可控开关元件接一固定参考电压，当可控开关元件接地的情况下，实现相变存储器单元中的两个相变层的独立读写，当可控开关断开的情况下，通过所述第一电极和第二电极实现所述相变存储器单元的读操作；按照本发明实现的多值相变存储器基础结构单元，能够实现多进制的存储，并实现脉冲累加；可以在控制、工艺上实现多进制运算，进一步提高存储密度；在工艺上兼容性较强。
技术研发人员：李震;余浩;缪向水;唐韬
受保护的技术使用者：华中科技大学
技术研发日：.09.04
技术公布日：.02.07
如果觉得《一种多值相变存储器单元 逻辑电路及多进制运算方法与流程》对你有帮助，请点赞、收藏，并留下你的观点哦！
